四公開特許公報(A) 平2-239632

⑤Int. Cl. 5

識別配号

庁内整理番号

❸公開 平成2年(1990)9月21日

H 01 L 21/336 29/784

8422-5F H 01 L 29/78 3 0 1 L 審査請求 未請求 請求項の数 6 (全5頁)

②発明の名称 半導体装置とその製造方法

②特 願 平1-61676

図出 願 平1(1989)3月13日

⑩発 明 者 木 谷 文 一 大阪府守口市京阪本通2丁目18番地 三洋電機株式会社内

①出 顧 人 三洋電機株式会社 大阪府守口市京阪本通2丁目18番地

個代 理 人 弁理士 西野 卓嗣 外2名

明細

1.発明の名称

半導体装置とその製造方法

- 2.特許請求の範囲
- (1) ゲート電極を挟むようにして半導体基板の 表面にソース・ドレイン領域が設けられ、前記 ゲート電極の側部に絶縁性の側壁部が設けられた 半導体装置において、

前記ソース・ドレイン領域は前記ゲート電極の 下部において低不純物濃度、電極取り出し部分に おいて高不純物濃度であり、且つ前記個壁部の下 部は前記ゲート電極の下部より高く前記電極取り 出し部分より低い不純物濃度を有することを特徴 とする半導体装置。

- (2)前記側壁部下のソース・ドレイン領域は2 つの領域が重畳されて不純物濃度が増大されたことを特徴とする請求項第1項に記載の半導体装置。
- (3) ゲート電極を挟むようにして半導体基板の表面にソース・ドレイン領域が設けられ、前記

ゲート電極の側部に絶縁性の側壁部が設けられた 半導体装置において、

前記ソース・ドレイン領域は、前記電極取り出し部分に拡がる高不純物濃度の第1の拡散層と、 該第1の拡散層より拡大され前記側壁部の下部まで拡がる低不純物濃度の第2の拡散層と、該第2 の拡散層より更に拡大され前記ゲート電極の下部 まで拡がる低不純物濃度の第3の拡散層とから成 り、

前記側壁部の下部において前記第2と第3の拡 散層が重畳して成ることを特徴とする半導体装 置。

- (4) 前記第1、第2及び第3の拡散層は何れも同一導電型であることを特徴とする請求項第3項に記載の半導体装置。
- (5) 半導体基板の表面にゲート絶縁膜を介してゲート電極を形成する工程、

前記半導体基板の表面に前記ゲート電極に対して自己整合的に低不純物濃度の拡散層(第3の拡散層)を形成する工程、

*・・・ 前記ゲート領域の側部に絶縁性の側壁部を形成 する工程、

前記半導体基板の表面に前記個壁部に対して自己整合的に低不純物濃度の拡散層(第2の拡散層)と高不純物濃度の拡散層(第1の拡散層)を形成すると共に、前記低不純物濃度の拡散層(第2の拡散層)を前記高不純物濃度の拡散層(第1の拡散層)より拡大して形成し、前記個壁部の下部において前記低不純物濃度の拡散層(第3の拡散層)と前記低不純物濃度の拡散層(第2の拡散層)とが重量するように形成する工程、

前記高不純物濃度の拡散層(第1の拡散層)に オーミックコンタクトするソース・ドレイン電極 を形成する工程とを具備することを特徴とする半 導体装置の製造方法。

(6) 前記低不純物濃度の拡散層(第2の拡散層)の不純物がリン(P)であり前記高不純物濃度の拡散層(第1の拡散層)の不純物がヒ素(As)であることを特徴とする請求項第5項に記載の半導体装置の製造方法。

では不純物を深く拡散させることにより高濃度不純物領域を形成するようにしたものである。

以下、第4図に基きLDD構造を有する従来のMOSトランジスタの製造方法について説明する。

まず第4図Aに示すように、通常のMOSトランジスタと同様のプロセスにより、アクティブ倒域上に形成されたSiO.から成るゲート絶縁膜(1)上に、ゲート電極(2)をパターニングして形成する。この後、上記ゲート電極(2)をマスクとしてリン(P)を打ち込み、電界緩和用のN-拡散領域から成る低速度不純物領域(3)を形成する。なお、(4)はP型のシリコン基板から成る半導体基板、(5)はSiO.から成るフィールド酸化膜である。

3. 発明の詳細な説明

(1) 産業上の利用分野

本発明は改良されたLDD(Lightly Doped Drain)構造のMIS型電界効果トランジスタを有する半導体装置とその製造方法に関する。

(ロ) 従来の技術

近年、半導体装置の高密度化が進む中で、MOSトランジスタにおいては短チャンネル化が図られている。しかし、この短チャンネル化は同じにドレイン電界を増大させる為、ホット・キャリア効果が問題となってくる。実際ホット・キャリリス、拡散電位降壁をこえて基板中に注入である、素子特性が低下する。このようなホット・キャリア効果を防ぐ為には、ドレイン電界を弱める必要があり、その手立てとしてはソース・よる公要があり、その手立てとしてはソース・イン領域をLDD構造とする方法が有効である。

ここでLDD構造とは、拡散によって半導体基 板内にソース・ドレイン領域を形成する場合、 ゲート電極近傍では拡散深さを浅くした低濃度不 純物領域を形成し、一方ゲート電極と離れた領域

される。

そして、このスペーサ(6)をマスクとしてヒ紫(As)を打ち込み、N*拡散領域から成る高濃度不 純物領域(7)を形成して、第4四Cに示す如き L D D 構造のソース・ドレイン領域を得る。

このようなLDD構造にすると、ドレインの空 乏層がチャンネル領域だけでなく低濃度不純物領 域(N-拡散領域)(3)傾にも拡がる為、ソース・ ドレイン領域間にかかる実効的な電圧が低下し、 ドレイン電界を弱めることができる(特開昭 6 2 - 2 9 0 / 7 6)。

(n) 発明が解決しようとする課題

上述のようにLDD構造のMOSトランジスタでは、ホットエレクトロンがゲート電極中に注入される現象を抑制することはできるが、LDD構造のMOSトランジスタであっても、ホットエレクトロンの注入を完全に無くすことはできない。そこでこの注入されたホットエレクトロンがスペーサ(6)の酸化膜(SiO₄)にトラップされ、負電荷Qの蓄積が行なわれる。すると、低濃度不純物

いないので、この負電荷Qは低濃度不純物領域 (3)の表面ポテンシャルを変化させ、表面に空乏 層(反転層)を形成する。この空乏層によってド レイン寄生抵抗が変化し、結果的にMOSトラン ジスタのコンダクタンスgmの劣化という経時変 化を発生させる欠点があった。

(=) 課題を解決するための手段

本発明は上述した従来の課題に鑑み収されたも ので、ゲート電極(13)下部の傾域とスペーサ(15) 下部の領域とで不純物濃度を変え、スペーサ(15) 下部の領域の方がゲート電極(13)下部の領域より 高い不純物濃度を有する構成とすることにより、 従来の課題を解決した半導体装置とその製造方法 を提供するものである。

(*)作用

本発明によれば、スペーサ(15)下部のソース・ ドレイン領域の不純物濃度をある程度高くしたの で、トラップされた電荷Qの影響を受けずらくな り、従って8mの低下を防止できる。一方、ゲー

散層(16)よりMOSトランジスタのチャンネル領 城側へ拡大されスペーサ(15)の下部まで拡がるN~ 型の第2の拡散層、(18)は第2の拡散層(17)より 更にチャンネル領域側へ拡大されゲート電極(13) の下部まで拡がる N "型の第3の拡散層、(19)は CVD酸化膜(20)に設けたコンタクトホールを介 して 第 1 の 拡散 暦 (16)と オーミックコンタクトす るソース・ドレイン電極である。

MOSトランジスタのソース・ドレイン領域は 第1、第2と第3の拡散層(16)(17)(18)が重畳し て形成され、第1と第3の拡散層(16)(18)が従来 と同様にLDD構造を構成し第1と第2の拡散層 (16)(17)が D D D (Double Diffused Drain) 構 造を構成する。そして、スペーサ(15)の下部では 第2と第3の拡散層(17)(18)が重畳され重畳部分 (21)の不純物は2つの拡散層(17)(18)の不純物が **級和された不純物濃度となる。従って、スペーサ** (15)下部の低濃度拡散層の不純物濃度を、ゲート 電極(13)下部の低濃度拡散層の不純物濃度よりや や髙目にできる。

・ . 低域(3)の表面上にはゲート電極(2)が形成ざれて · ト電極(13)下部のソース・ドレイン領域は低機度 に且つ拡散深さxjを浅くできるので、パンチス ルーを防ぐと共にゲート電極(13)とソース・ドレ イン領域とのオーバーラップによる寄生容量を低 双できる。

(~)実施例

以下に本発明の一実施例を図面を参照して詳細 に説明する。

第1図と第2図は夫々本発明のLDD構造のM OSトランジスタを示す断面図と要部拡大断面図 を示す。これらの図において、(11)は P 型の シリ コン基板から成る半導体基板、(12)はLOCOS 法 に よ り 形 成 し た 厚 い 酸 化 膜 (SiO₂)か ら 成 る フィールド酸化膜、(13)はフィールド酸化膜(12) で囲まれたアクティブ領域の基板(11)表面にゲー ト酸化膜(14)を介して選択的に設けられたゲート 電極、(15)はゲート電極(13)の頒部に設けられた CVD酸化膜から成るスペーサ(循壁部)、(16) はスペーサ(15)端からフィールド酸化膜(12)端ま で拡がる N *型の第 1 の拡散層、(17)は第 1 の拡

上記本願発明の構成によれば、スペーサ(15)下 部の拡散領域は不純物濃度がやや高いので、ス ペーサ(15)の絶縁膜にトラップされた電荷Qの影 響を受けにくくなり、空乏層(反転層)の発生が 抑えられ、その結果MOSトランジスタのコンダ クタンスgmの劣化を防ぐことができる。

また、第3の拡散層(18)は不純物濃度を低くす ることにより拡散深さょうを浅くできるので、横 方向拡散によるゲート電極(13)下部への廻り込み 量を抑え、ゲート電極(13)と第3の拡散層(18)と のオーバーラップ量を小さくできる。その為、ゲ - ト電極(13)の下部におけるソース領域とドレイ ン領域間の距離が絡まることを防ぎパンチスルー 電圧を高い値に保つことができる。これにより、 ゲート電極(13)の一層の微細化が図れる。

さらに、オーバーラップ量を小さく且つ不純物 濃度を低くできるので、ゲートとソース・ドレイ ン領域との寄生容量を低減できる。

以下に本発明の製造方法を説明する。

先ず通常のMOSトランジスタと同様のプロセ

・ ***・・・・ス、即ちシリコン窒化膜を利用したLOCOS法によるフィールド酸化膜(12)の形成、ゲート酸化膜(14)の形成、およびポリシリコン層の堆積とパターニングという工程を経て第3図Aのようにアクティブ領域上にゲート電極(13)を形成し、次いでゲート電極(13)をマスクの一部とするセルフアライン手法によりゲート酸化膜(14)を通してリン(P)又はヒ素(As)をイオン注入し、ゲート電極(13)の両側にLDD構造を構成する為のN*型拡散領域から成る第3の拡散層(18)を形成する。

次に第3図BのようにCVD法を用いて全面にCVD-SiO.膜から成るサイドウォール用絶縁膜(22)を形成する。

次に第3図CのようにRIE(リアクティブ・イオン・エッチング)によって全面エッチングを行うと、平坦な部分のサイドウォール用絶縁膜(22)が削り取られるのでゲート電極(13)の個壁部にCVD-SiO。膜が残り、これによりスペーサ(15)が形成される。

- 次に第3図Dのようにスペーサ(15)の端部をマ

ターニングにより第1図の如き構造のMOSトランジスタとなる。

(+) 発明の効果

以上に説明した如く、本発明によればスペーサ (15)下部の領域の不純物濃度をやや高くしたので、スペーサ(15)の絶縁膜にトラップされた電荷 Qの影響を受けずらくし、これによってMOSトランジスタのコンダクタンスgmの劣化という経時変化を防止できる利点を有する。

また、第3の拡散層(18)の不純物濃度を小さく、且つ拡散深さを浅くすることにより、パンチスルーを防止し一層の微細化を押し進めることができる利点を有する。

さらに、第3の拡散層(18)とゲート電極(13)と のオーバーラップ量を小さくできるので、ゲート の寄生容量を減少できる利点をも有する。

さらに、リン(P)とヒ素(As)の拡散係数の差を 利用して第2の拡散層(17)を形成することによ り、工程増大がイオン注入工程だけで済み、パ ターニングが不要である利点をも有する。 スクとしてセルフアライン手法により、表面からヒ素(AB)をイオン注入し、

次に第3図 Bのように重ねてリン(P)をイオン 注入する。ヒ素(As)は第1の拡散層(16)を形成 し、リン(P)は第2の拡散層(17)を夫々形成する 為の不純物である。尚、ヒ素(As)とリン(P)のイ オン注入は順番が逆でもかまわない。

そして第3図Fのように、イオン注入した不純物を活性化するアニール処理を行うことにより、前記イオン注入した不純物を拡散して N*型拡散 間域から成る第1の拡散層(16)と N*型拡散 値域 から成る第2の拡散層(17)とを形成する。リン(P)とヒ素(As)とを比較した場合、リン(P)の方が 拡散速度が速いので、同じ熱処理を処しても第2の拡散層(17)は横方向拡散によりスペーサ(15)の下部まで廻り込むので、ここで第3の拡散層(18)と重量しスペーサ(15)の下部に重疊部(21)を形成する。その後、CVD-SiO。膜の堆積、コンタクトホールの形成、電極材料のスパッタとパ

4. 図面の簡単な説明

第1図と第2図は夫々本発明を説明する為の断面図と要部拡大断面図、第3図Aから第3図Fは本発明の製造方法を説明する為の断面図、第4図Aから第4図Cは従来例を説明する為の断面図である。

出願人 三洋電機株式会社 代理人 弁理士 西野 卓嗣 外2名